GBT 38659.1-2020 电磁兼容 风险评估 第1部分：电子电气设备

图3干扰电流进入I/O端口及PCB工作地后

同时，干扰电流也会因为PCB中印制线之间的寄生电容（串扰），及PCB板中印制线与参考接 间的寄生电容形成回路。如图4所示

图4共模于扰电流通过寄生电容传递

可见PCB中印制线之间的寄生电容（串扰）管道标准规范范本，及PCB板中印制线与参考接地板之间的寄生电容

制线与参考接地板之间的寄生电容的大，

6.2.1.2EMI 风险评估机理

PCB中高频信号在“0V”地上回流时，也会产生压降。该压降会引起流向外部的共模电流，引起 图5所示的辐射，可见评估PCB中"0V"地阻抗Z。v是评估PCB的EMI水平的要素

图5地阻抗引起的辐射

同时，PCB内部的高频信号也会因义 的寄生电容（串扰）及PCB板中印制线 接地板之间的寄生电容形成回路，

箭头分别代表共模电流的路

图6寄生电容引起的辐射

可见，PCB中印制线之间的寄生电容（串扰），及PCB板中印制线与参考接地板之间的寄生电容 直接影响PCB对外的辐射大小，有效降低这些寄生电容将有效降低PCB的EMI水平，评估PC 制线之间的寄生电容（串扰）及PCB板中印制线与参考接地板之间的寄生电容的大小也是评 3板的EMI水平的要素之一

6.2.2PCB的EMC理想模型

PCB的EMC理想模型总

PCB的EMC理想模型是一种具有完美的EMC设计方案的PCB板，在这种方案下，当共模电流流

过PCB板时，不会产生对内部电路影响的十扰电平。同时，内部电路在止常传递工作时，也不会引起 EMI电流。它是基于6.2.1所述原理上建立的，一块满足EMC理想模型的PCB中，可将印制线、元器 件按图7所示分为5类。这5类印制线、元器件的分类方法可参见产品EMC分析方法与风险评估 技术

注：PCB的EMC理想模型将PCB中的导体分为以下5类区域： “脏"信号/电路区域： 滤波、去耦、串扰防止区域； 一“干净”信号/电路区域； 特殊信号/电路区域（包括内部噪声信号/电路区域、敏感信号/电路区域）： 地平面。

：PCB的EMC理想模型将PCB中的导体分为以下5类区域 一“胜"信号/电路区域

图7PCB的EMC理想模型构建示意图

布局布线（layout）两部分进行。电 路原理图部分的理想模型实现是建立在对电路原理图进行属性划分的基础上。PCB对应的电路原理 图能接图7的要求划分出1、2、3、4、5类区域（其中地平面是一类），并参数正确，则认为电路原理图 EMC设计符合理想模型。其中，被划分的第2类信号和电路就是每一类信号和电路之间在电路原理图 上的处理措施，分别是： a）“脏"信号线上的滤波，一般介于“脏"信号与干净信号之间。 b）特殊信号线上，包括敏感信号上的滤波和特殊噪声信号上的滤波。敏感信号上的滤波一般介

于敏感信号/电路与干净信号/电路之间；特殊噪声信号上的滤波，一般介于特殊噪声信号/电 路与干净信号/电路之间。 除此之外，干净线上的处理和不同隔离地之间的电容跨接也是电路原理图理想模型实现的一部分。 PCB布局布线的EMC理想模型的实现是结合电路原理图的属性划分，对每个信号层按照图7所 示，通过以下等措施来实现： a）PCB完整地平面阻抗最小化； b）不同属性的信号线之间无串扰发生； c）信号层和电源层边缘包地处理以防止边缘效应（降低信号线和电源线与参考地之间的寄生电 容。 具体内容见6.2.2.2~6.2.2.3。

产品电路原理图EMC风险要素可分为J、K、L、M四类， ，为了达到理想模型，这四类风险要素的要 求如下： 一J：“脏”信号/电路区域 ·J1：EMS相关性“脏"信号/电路区域 理想模型中”脏”信号的区域的要求是，满足表1中EMS相关“脏”信号/电路区域理想模型要求

表1EMS相关性“脏”信号/电路区域理想模型要求

·J2：EMI相关性“脏”信号/电路区域 理想模型中“脏"信号的区域的要求是： a）PCB中那些“脏"信号/电路，如果其相连的I/O电缆为非屏蔽线，那么这些信号至少具有滤波 电路，且当存在瞬态发射要求时，对于感性负载的电路还需要瞬态抑制电路； b）「 同时还需要满足以下两点： 1）有开关电源的电源端口采用EMI滤波电路； 2）滤波方案满足表2的要求

表2理想模型中产品电源端口EMI滤波电路

注：AC表示交流电，DC表示直流电

K：特殊敏感信号/电路区域及噪声信号/电路区域 ·K，特殊敏感信号/电路区域 理想模型中这类特殊敏感信号线/电路需要进行滤波处理，滤波电路至少在如下信号线的输入 端口上： a） 高输人阻抗的信号线； b） 低电平模拟信号线； c）PCB板间互连线中的所有信号。 ·K，特殊噪声信号/电路区域

GB/T38659.12020

理想模型中，这类特殊噪声信号/电路需要进行特殊处理，特殊处理的措施应满足： a）对数字芯片的任何电源管脚进行去耦； b）将时钟线、PWM、UVW等特殊噪声信号线的信号上升沿时间，在功能允许的范围内控制 到最小并保证信号完整性，防止过冲； C） 此类区域电路同时也是“脏”信号/电路区域的电路时，则此信号连接的电缆需要进行屏蔽 处理。 其中，去耦通常是PCB中数字电路内部芯片的电源管脚与PCB的电源网络之间的电路；PCB 中PWM功率电路供电电源的电源与地之间（如，开关电源中的储能电容）的电路，去耦是降低 芯片电源噪声的有效方法应满足： a）芯片的每个电源管脚与地之间至少有一个去耦电容，且； b）PWM功率电路供电电源的电源与地之间至少有一个去耦电容，且； c）去耦电容的大小通常由器件的工作频率决定。当频率大于2MHz，采用0.1uF的去耦电 容，主频超过20MHz的电路中，采用0.01uF（甚至0.001μF）的去耦电容。 L：“干净”信号/电路区域 理想模型中，这类区域电路的要求是元器件中未使用的输人信号线或端子应直接接“0V”地 或通过电阻接“0V"地 M：隔离区域 当隔离器件存在时，理想模型中应有如下处理方式： a）所有被分割在主电路之外的"O"地平面需要通过旁路电容接地（接地设备的“OV”地平 面接外壳地或系统地；浮地设备的“0V"地平面接主控制电路“0V”工作地），不能有悬空 的地平面。旁路电容值在1nF～10nF。 b 隔离的AC/DC或DC/DC开关电源的初级“OV”地与次级所有的“0V”地之间需要接Y 电容。同时还应注意，虽然该Y电容在抑制EMI取得很好的效果，但是该电容的存在必 然会导致更多的外界共模电流通过该电容进入变压器次级，尽管如此，没有特殊原因该电 容应保留

PCB布局布线的EMC

表3不同区域导体之间的串扰防止要求

想模型中，电路原理图与PCB板布局布线的设计需要能完成图7所示的5类区域分类，并在 区域的导体之间实现按如表3要求的防止串扰处理。如下措施可认为采用了防止串扰的方注 印制线间距离在5mm以上；或 相邻层之间垂直布线；或 带“0V"地平面，并印制线之间插人屏蔽地线，并将屏蔽地线用多个过孔与地平面互连；或 印制线在不同层之间有地平面隔开。 R：地平面 ·R：EMS相关性地平面处理 对PCB进行完整的地平面设计是降低地阻抗的有效措施，在考虑EMS时，PCB布局布终 计的理想模型中： a）应具有地平面层；且 b）以下几个区域还需要完整的地平面： 1）共模电流的泄放路径上； 2） 有共模电流流过的两个器件的地管脚之间（模块电源的地管脚除外）； 3）端口上的滤波器电容、旁路电容与壳体互连点之间。 完整地平面意味着一块没有任何过孔、开槽、裂缝，且长宽比小于3的PCB铜箔。 ·R2：EMI相关性地平面处理 对PCB进行完整的地平面设计降低地阻抗的有效措施，理想模型中： a）所有信号层与完整平面（地平面或电源平面）相邻；且 b） 电源层与其对应地相邻；且 c月 层厚设置，满足阻抗控制的前提下做到最小；且 d）以下几个区域还需要完整连接的地平面： 1）特殊噪声信号/电路下方，并对其进行包地处理； 2）端口上的滤波器电容、芯片去耦电容、旁路电容与地之间的互连线。 注：完整的平面意味着一块没有任何过孔、开槽、裂缝长宽比小于3的PCB铜箔。 为高速信号的镜像回流特点，层叠设计也认为是地平面设计的一部分，理想模型中层叠排布折 下要求：四层PCB板层的层叠排布设计见表4，其中优选方案1，可用方案2。

理想模型中，电路原理图与PCB板布局布线的设计需要能完成图7所示的5类区域分类，并在不 同分类区域的导体之间实现按如表3要求的防止串扰处理。如下措施可认为采用了防止串扰的方法： a 印制线间距离在5mm以上；或 b 相邻层之间垂直布线；或 C 带“0V”地平面，并印制线之间插人屏蔽地线，并将屏蔽地线用多个过孔与地平面互连；或 d）印制线在不同层之间有地平面隔。 R：地平面 ·R：EMS相关性地平面处理 对PCB进行完整的地平面设计是降低地阻抗的有效措施，在考虑EMS时，PCB布局布线设 计的理想模型中，

a）应具有地平面层；且

表4四层PCB板层的层排布方式

注2：方案1为四层PCB的主选层设置方案，在元件面下有一地平面，关键信号优选布层1。六层PCB板层的层 叠排布设计见表5，其中优选方案2，备用方案1、3。 注3：从EMC方面考虑，除非2层板也能设计出较为完整地平面，否则最好采用带有地层和电源层的4层以上 的PCB板。实践证明，4层板与2层板相比，4层板能取得高于2层板100%的EMC性能（注意：4层板以 上，并非层数越多越好）。2层板通常地平面很难设计完整。如果使用2层板，那么工程师者要特别注意地 平面的完整性设计。

表5六层PCB板层的层排布方式

·S1：EMS相关性信号层和电源层的边缘处理 落在PCB板边缘的信号印制线或电源线会与PCB板之外的参考地之间形成较大的寄生电 容，造成额外的共模回路。理想模型中这类区域电路的要求是： a）信号层和电源层在PCB地层边缘布屏蔽地线或大面积铺铜；且 b）PCB地层边缘的屏蔽地线或铺铜通过间距小于1/20波长过孔与地平面互连；且 c）特殊敏感信号/电路不要布置在PCB板边缘。 ·S2：EMI相关性信号层和电源层的边缘处理 落在PCB板边缘的信号印制线或电源线会与PCB板之外的参考地之间形成较大的寄生电 容，造成额外的共模回路。理想模型中这类区域电路的要求是： a 信号层和电源层在PCB边缘的屏蔽地线或铺铜；且 D） PCB地层边缘的屏蔽地线或铺铜通过间距小于1/20波长过孔与地平面互连；且 C 时钟信号线、PWM信号线、UVW信号线等周期并高速的特殊噪声信号线不要布置在 PCB板的地层边缘

电子电气设备的EMC理想模型中的EMC风险要素共20个，其中机械架构相关的风险要素是 10个，PCB相关的风险要素是10个。按风险要素的影响程度等级进行划分可分类为如下几级： I级：特定条件下不能满足时，一定会导致某项测试失败，风险系数为K1=0.4； Ⅱ级：不能满足时，应有其他特定的弥补措施才能避免测试失败，风险系数为K2=0.3； Ⅲ级：不能满足时，不一定会导致测试失败，但影响是直接的，而且相对较大，风险系数为K，0.2；

GB/T38659.12020

IV级：不能满足时，不一定会导致测试失败，但影响是间接的，且影响较小，风险系数为K，=0.1。 EMC风险系数是一个表达风险要素影响程度的归一化量值，也是此类风险要素在产品整机风险评 古值中的权重。 按如下类型对风险要素产生的风险效应进行分类，可分为两类： a类：那些产品中无该风险要素相关信息，但认为是最高风险的风险要素； b类：那些产品中无该风险要素相关信息，但认为是最低风险的风险要素。 如：屏蔽电缆的屏蔽搭接方式，如产品采用的是非屏蔽电缆，则认为本风险要素为最高风险。不同 PCB板之间的"0V”工作地的互连，如产品只有单一PCB板，则认为本风险要素为最低风险。 表6用来描述电子电气设备各EMC风险要素的风险影响程度等级和风险分类。 结合风险要素的风险影响程度及12.3中风险评估的公式对每个风险点设定相应的代号

6产品EMC风险要素等级描述

产品EMC风险要素等

图8产品的风险评估单元划分

根据GB/Z37150，可将EMC风险评估分为如下步骤进行： a） EMC风险评估识别； b EMC风险分析； C EMC风险评价； d）风险减缓措施或风险应对； e） 风险评估报告。 风险评估是由风险识别、风险分析和风险评价构成的一个完整过程。通常风险评估活动内嵌于风 险管理过程中，与其他风险管理活动紧密融合并互相推动，电子电气产品EMC风险评估示例参见附 录A。图9是EMC风险评估流程图，表达了整个风险评估过程及风险评估过程中的关键参数描述，

10 EMC 风险识别

图9EMC风险评估流程图

EMC风险识别是发现、列举和描述EMC风险要素的过程。 风险识别的目的是确定可能影响产品系统EMC测试通过目标得以实现的事件或情况。 C风险得以识别.应对现有的EMC风险要素在产品上的表现出的措施进行识别

10.3产品PCB的EMC风险识别

线文件、电路中时钟种类和频率、电源的开关频率、PCB层数及堆叠情况、模拟电路电平、数字电路电 平、模拟地与数字地的隔离措施、地的种类等相关信息。 风险评估人员首先需要对电路原理图进行属性划分，在属性划分的基础上，列出相关具体的信息， 具体列出信息应包括6.2中产品PCBEMC理想模型中所涵盖的风险要素，并对具体采用方式加以说 明。附录B给出了一种电路原理图属性划分的示例。 产品PCB的EMC风险要素需要列出关键信息如表8所示

表8PCB的EMC风险要素关键信息表

[11EMC风险分析

EMC风险分析是要增进对风险的理解。它为风险评价、决定风险是否需要应对以及最适当的应对

策略和方法提供信息支持 电子电气设备EMC风险分析是对产品中的每个EMC风险要素相对于理想模型的偏离度，赋予其 一定的风险评估值。 EMC风险分析需要考虑导致风险的原因和风险源、风险事件的正面和负面的后果及其发生的可能 性、影响后果和可能性的因素、不同风险及其风险源的相互关系以及风险的其他特性，还要考虑控制措 范是否存在及其有效性。 在某些情况下，EVIC风险可能是一系列事件叠加产生的结果，或者由一些难以识别的特定事件所诱发。 适用于电子电气设备EMC风险分析的方法是定性和定量结合的方法，设计者可以得到的每个风 险要素的风险等级为“极高”“高”“中”“低”“极低”5类，同时，为了利用风险指数法，EMC风险评估专家 或评估团队还需要对每个风险要素得出的5类等级赋于一定的值，即EMC风险要素的风险评估值。 具体EMC风险分析的程序和方法可以参考其他相关标准

11.2产品机械架构EMC风险分析

产品机械架构的EMC 风险要素的关键信息，对照产品机架构 EMC理想模型进行评估分析，并确定每个风险要素风险评估值，其中风险评估值是0～100之间的数 值。具体分析方法如下： 一A：电缆的连接相对位置要求 用表9所述来确定该风险要素的风险评估值

表9电缆的连接相对位置的风险评估值赋值原则

GB/T38659.12020

·C.1:PCB外部的信号输入端口的滤波和防护存在 用表11所述来确定该风险要素的风险评估值

PCB外部信号输入端口的滤波和防护的风险评

C.2:PCB外部的开关型功率电源的电源端口滤波 用表12所述来确定该风险要素的风险评估值

CB外部的开关型功率电源的电源端口滤波的风

表13PCB板的0V”工作地与金属壳体之间的互连风险要素的风险评估值赋值原则

GB/T 38659.1—2020表13（续）风险要素风险评风险类型满足度风险等级赋值依据估值在I/O连接器另一侧时直接将工作地与机壳互连，不满足极高100电容连接时减10分不涉及极高100非金属壳体或无大于PCB尺寸的金属板E：不同PCB板之间的"0V”工作地的互连（通常通过结构件实现）用表14所述来确定该风险要素的风险评估值。表14不同PCB板之间的“OV”工作地的互连的风险评估值赋值原则风险要素风险评风险类型满足度风险等级估值赋值依据有结构件或地平面在PCB板间作等电位互连或全满足极低0PCB板件互连无信号线，只有电源（如模块电源与PCB板间的互连）有信号互连，也有结构件在PCB板间作等电位互低30连，但结构件距离PCB板间互连线距离的最大值在5mm以上有信号互连，但是无法实现等电位（如，粗导线互b部分满足中50连，但长度小于10cm较短，或扁平、柱状导体互连，5<长宽比≤10)有结构件互连，但是无法实现等电位（如，粗导线互高80连，但长度大于10cm，或扁平、柱状导体互连，长宽比>10)不满足极高100有信号互连，但无结构件互连不涉及极低0无PCB板间互连，如单个PCB产品F：产品内部PCB互连信号端口的滤波、防护和信号频率F1：产品内部PCB互连信号端口的滤波和防护用表15所述来确定该风险要素的风险评估值。表15产品内部PCB互连信号端口的滤波和防护的风险评估值赋值原则风险类型满足度风险等级风险要素风险评估值赋值依据全满足极低0有滤波与防护低30无分值部分满足中50只有滤波或防护b高80无分值不满足极高100无滤波与防护不涉及低0E为"低”23

GB/T38659.12020

·F2：PCB间的互连信号频率 用表16所述来确定该风险要素的风险评估值

F2：PCB间的互连信号频率 用表16所述来确定该风险要素的风险评估值

5PCB间的信号互连信号频率的风险评估值赋1

一G：壳体各个金属部件之间的搭接（考虑搭接方式与缝隙处理)方式 用表17所述来确定该风险要素的风险评估值

个金属部件之间的搭接方式的风险评估值赋值原

对于非金属外完的产晶品，自先考恩产品的可接触绝缘表面与产品内部的任何金属体之间具有足够的绝蒙强 度，足够绝缘强度可通过两者之间的足够爬电距离和空气间隙来实现（爬电距离和空气间隙见GB4943.1 2011）。产品的理想模型中，产品的可接触绝缘表面与产品内部电路的任何金属体之间要具有大于每1kV 空气放电测试电压就有1mm的爬电距离和空气间隙的距离，如8kV的空气放电测试电压，就要有8mm以 上的爬电距离和空气间隙

GB/T38659.12020

相关性“脏”信号/电路区域的风险评估值赋值原

表21端口滤波与防护方案的风险评估值赋值原则

GB/T38659.1—2020表21（续）风险要端口要求项目权重素风险赋值依据评估值0采用LC或RC滤波，且电容值在1nF～10nF之间10采用LC或RC滤波，且电容值在100pF~1nF之间或10nF~100nF15采用LC或RC滤波，电容值大于100pF或大于100nF滤波电路15未采用LC或RC滤波，只有L或R或C且电容值在1nF～10nF之间30形式信号未采用LC或RC滤波，只有L或R或C且电容值在100pF～1nF之间或2010 nF~100 nF未采用LC或RC滤波，只有L或R或C且电容值大于100pF或大于100 nF0差分：0传输类型3030非差分：30J2：EMI相关性“脏"信号/电路区域：用表22所述来确定该风险要素的风险评估值。表 22EMI相关性“脏”信号/电路区域的风险评估值赋值原则风险类型满足度风险等级风险要素风险评估值赋值依据全满足极低满足理想模型中所有要求低30滤波电路略微偏离表2的要求部分满足中50滤波电路偏离表2的要求b高80滤波电路偏离表2的要求较大不满足极高100不满足理想模型中所有要求或无滤波电路不涉及极低0机械架构B为“低”或无电缆K：特殊信号/电路区域K1：特殊敏感信号/电路区域用表23所述来确定该风险要素的风险评估值。表 23敏感信号/电路区域电路的风险评估值赋值原则风险类型满足度风险等级风险要素风险评估值赋值依据全满足极低0满足理想模型中的所有条款低30符合理想模型中两条条款b部分满足中50符合理想模型中一条条款高80部分符合理想模型中一条条款27

K2：特殊内部噪声信号/电路区域 用表24所述来确定该风险要素的风险评估值

K，：特殊内部噪声信号/

内部噪声信号/电路区域的风险评估值赋值原贝

表25去耦的风险评估值赋值原则

一L：“干净”信号电路区域 用表26所述来确定该风险要素的风险评估值

一L：“干净”信号/电路区域 用表26所述来确定该风险要素的风险评估值

GB/T38659.1—2020表26“于净”信号/电路区域的风险评估值赋值原则风险要素风赋值依据风险类型满足度风险等级险评估值EMSEMI满足理想模型中的所有满足理想模型中的所有条款全满足极低0条款或无噪声信号部分满足理想模型中的所有噪声信号，但部分满足理想有条款；根据未处理的数量模型中的所有条款：根据未处低30的百分比确定风险要素的理的数量的百分比确定风险风险评估值。未处理的数要素的风险评估值。未处理量的百分比小于30%的数量的百分比小于30%部分满足理想模型中的所有噪声信号，但部分满足理想有条款；根据未处理的数量模型中的所有条款；根据未处部分满足中50的百分比确定风险要素的理的数量的百分比确定风险要风险评估值。未处理的数素的风险评估值。未处理的数量的百分比在30%～50%量的百分比在30%～50%部分满足理想模型中的所有噪声信号，但部分满足理想有条款；根据未处理的数量模型中的所有条款；根据未处高80的百分比确定风险要素的理的数量的百分比确定风险要风险评估值。未处理的数素的风险评估值。未处理的数量的百分比在50%～90%量的百分比在50%～90%理想模型中的所有条款都有噪声信号，理想模型中的所不满足极高100不满足有条款都不满足有噪声信号，但无“干净”信不涉及极高100无“干净”信号/电路号/电路M:隔离电路区域用表27所述来确定该风险要素的风险评估值。表 27隔离电路区域的风险评估值赋值原则风险要素风赋值依据风险类型满足度风险等级险评估值EMSEMI满足理想模型中的所有全满足满足理想模型中的所有条款极低0条款或无特殊噪声信号低470pF<电容值<1nF有噪声信号，但电容值小于301nF.但大于470pF部分满足有噪声信号，100pF<电容值中50100pF<电容值<470pF<470 pF高80电容小于100pF有噪声信号，电容小于100pF29

11.3.2PCB布局布线的EMC风险分析

表28串扰防止的风险评估值赋值原则

Ri:EMS相关性地平面 用表29所述来确定该风险要素的风险评估值

9EMS相关性地平面设计的风险评估值赋值原

R，：EMI相关性地平面

月表30所述来确定该风险要素的风险评估值

表30EMI相关性地平面设计的风险评估值赋值原则

高层标准规范范本Si：EMS相关性信号层和电源层的边缘处理 且表31所述来确定该风险要素的风险评估值。

表31EMS相关性信号层和电源层的边缘处理的风险评估值赋值原则

S，：EMI相关性信号层和电源层的边缘处理 用表32所述来确定该风险要素的风险评估值，

S，：EMI相关性信号层和电源层的边缘处 用表32所述来确定该风险要素的风险评估值。

表32EMI相关性信号层和电源层的边缘处理的风险评估值赋值原则

12.1EMC风险评估工具

采用GB/Z37150提及的EMC风险评估工具，将电子电气设备风险评估按照层次分析法进行建 模，再将风险评估要素按照风险矩阵法分为不同等级，如“极高”“高”“中”“低”“极低”5类，最后结合风 险指数法对风险评估要素进行赋值，并采用风险指数法模型进行结果计算。 对GB/Z37150给出的评估工具的优点及局限加以识别，采用其优点部分，使其得到更好的应用

2.2风险评价单元的EMC风险评估值计算和等

在获得每个EMC风险要素的风险等级和风险评估值的基础上，EMC风险评估专家或评估团队还 可以通过EMC风险评价的计算获得产品风险评估单元EMC的风险评估值，产品风险评估单元EMC 的风险评估值的获得是获得产品风险评估单元EMC的风险等级和产品整机风险等级的关键一步。 鉴于EMC风险要素的风险影响程度（风险系数)不同，对于风险影响程度等级为“I”级的EMC风 险要素，当它的风险评估值为100时铁路图纸，一定会导致产品风险评估单元EMC较高的风险评估值和风险等 级。同时，EMC风险评估专家或评估团队还可以把风险等级按产品EMC测试项目的分类，将产品风 险评估单元分为EMS风险等级和EMI风险等级。 产品风险评估单元EMS风险值： 当X1.=100时，R≥80; 当X1≠100时， Rr= f XK, X(Xn+X12 +X1s)/3+f2XK2X(X21 +X22+X2 +..* +X2)/7+ f s X K3 X (Xs1 +X2 +X33 + ** +X35)/5+f4 XK4 X (X41 +X42 +X43 +X44)/4